115年2-2-實作學生:電機系 【朱峻立】

參賽序號:2-2

海報主題

pi型閘極奈米片場效電晶體 (Pi-Gate Nanosheet FETs) 之效能最佳化與電學特性研究

系級

電機系

指導老師及參賽學生

指導老師:涂維珍
參賽學生:朱峻立

構想說明

本研究利用 Sentaurus TCAD 探討 π 型閘極奈米片場效電晶體(Pi-Gate NSFETs)之電學特性。透過將閘極延伸至基板區域(延伸深度 Dext 為 1~10 nm),可顯著提升對基板與寄生通道之靜電控制能力。
模擬結果顯示,相較於傳統 NSFET,Dext 的增加能大幅提高能帶位障並抑制載子注入,使關斷漏電流(Ioff)降低近三個數量級且改善次臨界擺幅(SS),同時保持開態電流(Ion)與門檻電壓(Vth)不致退化。然而,交流分析指出閘極面積擴大會導致強反轉區之總閘極電容(Cgg)增加,為高頻開關應用帶來交流權衡。

    分享: