115年2-7-實作學生:電機系 【田伯威】

參賽序號：2-7

海報主題

Gate-Induced Charge Trapping in Magnetic Topological Insulators/SrTiO3 Heterostructures at Cryogenic Temperatures

系級

電機系

指導老師及參賽學生

指導老師：王書瑋
參賽學生：田伯威

構想說明

拓樸絕緣體(Topological Insulators, TIs)代表凝聚態物理中一種全新的物態,其體相具備能隙,表面則存在受對稱性保護的狄拉克錐(Dirac cone)金屬態。這種特殊性質源於強大的自旋軌道耦合(spin-orbit coupling, SOC)導致的能帶反轉。
當此類系統引入強外加磁場時,會進入量子霍爾態(quantum Hall state, QHS);若透過磁性摻雜打破時間反演對稱性,則可在零磁場下實現具無耗散手性邊緣態的量子異常霍爾效應(QAHE)。
然而,在實際應用與精密量測中,磁性拓樸絕緣體與 SrTiO3 (STO) 基板介面產生的電荷捕獲(Charge Trapping)現象常引發嚴重電滯,導致電荷中性點(Diracpoint)隨閘極電壓(Vg)偏移。這不僅干擾了費米能階的精準調控,更隱含了介面電荷動態如何影響拓樸穩定性的基礎物理問題。
本研究旨在透過分析 Vg 雙向掃描的磁傳輸數據,證明介面電荷捕獲現象會實質造成電荷中性點的動態偏移。研究首先將異質結構製備為背閘極霍爾棒元件,並於稀釋製冷機之極低溫環境下進行精密量測。核心任務在於比對不同磁傳輸指標(如縱向電阻( Rxx )峰值、矯頑場位置等)在雙向掃描下的響應行為,藉此證實介面電荷捕獲會造成明顯的 Vg 偏移。

 

youtube

我要投票

    分享：